Gowin: новое имя на рынке FPGA

В статье приведены основные технические характеристики и возможности микросхем FPGA китайской компании GOWIN.

В. Котигорошко

ВВЕДЕНИЕ

FPGA (Field-Programmable Gate Array) — програм­мируемые пользователем вентильные матрицы. Это, возможно, не очень точная, но наиболее часто встречающаяся трактовка аббревиатуры FPGA. Микросхемы FPGA представляют собой только одну из разновидностей программируемых логических интегральных схем (ПЛИС), хотя очень часто в бо­лее общих случаях их также называют ПЛИС, под ко­торыми, как правило, подразумевается полупро­водниковый электронный компонент, используемый для создания конфигурируемых цифровых узлов, логика работы которых, в отличие от классических цифровых микросхем, определяется не в процессе изготовления, а задается пользователем посред­ством его программирования [1-9].

Для реализации любого алгоритма обработки данных в процессоре выполняется определенный набор инструкций. В ПЛИС алгоритм реализуется на аппаратном уровне (в «железе»), благодаря соот­ветствующей конфигурации элементарных логиче­ских ячеек.

Микросхема FPGA — содержит матрицу логиче­ских элементов с набором связей, триггеров, муль­типлексоров, портов ввода/вывода, блоки памяти типа SRAM или Flash, а кроме того, может содер­жать вычислительное ядро микропроцессора обще­го назначения или сигнального процессора (DSP), блок фазовой автоподстройки частоты (PLL) и пр. После включения питания необходима начальная загрузка конфигурации логических элементов и их связей, которая сохраняется во встроенной энерго­зависимой или энергонезависимой памяти микро­схемы. Число модификаций, т.е. перепрограммиро­ваний структуры, не ограничивается. Микросхемы FPGA — наиболее востребованная разновидность ПЛИС.

При использовании FPGA в буквальном смысле проектируются цифровые микросхемы разной сложности, т.к. в результате проектирования «рож­дается» микросхема, реализующая определенный алгоритм на аппаратном уровне, а не код, предна­значенный для выполнения микропроцессором.

Микросхема FPGA — это не микропроцессор, в котором последовательно выполняется пользова­тельский набор инструкций. В FPGA реализуется на аппаратном уровне именно алгоритм с использова­нием встроенных элементарных логических ячеек. Проект для FPGA может быть разработан, напри­мер, в виде принципиальной электрической схемы. Также существуют специальные языки программи­рования (Verilog или VHDL).

Суперсовременные мощные FPGA ведущих про­изводителей изготавливаются с соблюдением тех­нологических процессов с разрешающей способ­ностью 10/16 нм и могут содержать десятки млрд транзисторов (например, кристалл VU19P семей­ства Virtex Ultrascale+ компании Xilinx Inc.).

Важная отличительная особенность FPGA — воз­можность их оперативной реконфигурации и бы­строй адаптации к изменившимся требованиям за­казчика. Сегодня это контроллер 100Gb Ethernet, а завтра контроллер интерфейса PCI-е или HDMI.

Основные области применения — это радары, сонары, базовые станции беспроводной связи, про­граммно-управляемые радиоустройства, системы видеонаблюдения, различные аудио и видео прило­жения, автомобильная промышленность (видеока­меры, радары, лазерные системы), устройства об­работки мультимедийной информации в широкопо­лосных сетях, медицинские приборы визуализации, сетевые маршрутизаторы, аппаратура для волокон­но-оптических линий связи, реконфигурируемые суперкомпьютеры, робототехника, специальная и военная техника, а также другие устройства для вы­сокопроизводительной и высокотехнологичной об­работки данных. FPGA эффективно используются в качестве ускорителей вычислений специализиро­ванных функций. Это:

• фильтрация
• быстрое преобразование Фурье
• криптография
• компрессия
• обработка случайных процессов по методу Монте-Карло
• получение трехмерных изображений в меди­цине
• пакетная и сетевая обработка.

Для реализации таких вычислений в FPGA имеются встроенные в специализированные DSP- блоки многоразрядные умножители, которые также можно объединять для повышения производитель­ности при решении задач фильтрации и обработки видеоизображения.

Кроме того, микросхемы FPGA традиционно ис­пользуются для создания прототипов при проекти­ровании новых заказных микросхем. Вначале вы­пускаются малые партии устройств с использовани­ем реконфигурируемых FPGA, а в дальнейшем после их всесторонней проверки в реальных усло­виях эксплуатации, приступают к организации се­рийного производства уже с использованием заказ­ных микросхем (application specific integrated circuit — ASIC), что позволяет снизить стоимость и габа­ритные размеры устройства.

В новейших микросхемах FPGA ведущих миро­вых производителей содержатся десятки высоко­скоростных последовательных портов, обеспечи­вающих скорость передачи данных по каждому из них до 32 Гбит/с, а также аппаратные IP-ядра конт­роллеров памяти типа DDR4, интерфейсов 100Gb Ethernet, PCI-e Gen4 и пр.

Традиционно основными потребителями микро­схем FPGA являются высокотехнологичные компа­нии — IBM, Dell, Hewlett Packard, Cisco, Ericsson, Huawei, Sony, Harman International, Samsung, Siemens, Toshiba, Raytheon и многие другие.

ОБЗОР РЫНКА FPGA

В отчете «Глобальный рынок программируемых вентильных матриц (FPGA): краткий обзор», опубли­кованном ассоциацией Market Research Future (MRFR), отмечается, что совокупный среднегодо­вой темп роста (compound annual growth rate — CAGR) глобального рынка микросхем FPGA будет составлять примерно 10-13% в течение прогнози­руемого периода 2020-2023 гг. По оценкам в 2023 г общий объем рынка составит порядка 25 млрд дол­ларов США, в секторе телекоммуникаций — 1.625 млрд долларов США (рис. 1) [1].

Рис. 1. Прогноз развития телекоммуникационного рынка FPGA

Основными представленными в докладе MRFR производителями на мировом рынке микросхем FPGA являются Xilinx Inc. (США), Intel Corporation (США), Microsemi Corporation (США), Achronix (США), Teledyne e2v (Великобритания), Lattice Semi­conductor Corporation (США), QuickLogic (США), At- mel Corporation (США), Tabula Inc. (США) и другие. Причем компании Xilinx и Intel контролируют при­мерно 90% мирового рынка.

Глобальный рынок микросхем ПЛИС условно можно сегментировать по многим признакам, в том числе в зависимости от технологии изготовления, типа памяти для хранения информации о конфигу­рации, области применения, иногда используются региональные признаки, а также многие другие.

По степени интеграции микросхем рынок разде­лен на сегменты с низкой, средней (технологиче­ские нормы 28…90 нм) и высокой степенью интег­рации (менее 28 нм).

По типу памяти микросхемы подразделяются на те, в которых для хранения конфигурации использу­ется память типа SRAM, FLASH, EEPROM или ис­пользуются пережигаемые перемычки (antifuse).

По области применения рынок сегментирован на автомобильную и бытовую электронику, военную и аэрокосмическую промышленность, приложения для центров обработки данных и многие другие сферы.

Преимущество технологии, при которой инфор­мация о конфигурации хранится в ячейках статиче­ской памяти (SRAM), — возможность многократного перепрограммирования. Недостаток — сравнитель­но большая продолжительность начальной загруз­ки. После каждого включения питания необходимо инициировать загрузку информации о конфигура­ции. В большинстве классических микросхем FPGA, как правило, используется именно память типа SRAM.

Если в микросхемах для хранения конфигурации используется встроенная память типа FLASH или EEPROM, то при выключении питания информация не исчезает и после включения напряжения питания микросхема готова к работе. Недостаток таких мик­росхем — ограниченное количество циклов перезаписи.

В некоторых микросхемах используется специ­альная технология, при которой программирование заключается в расплавлении специальных перемы­чек (antifuse) для формирования требуемой струк­туры логических ячеек. Недостаток — однократное программирование, после чего естественно испра­вить уже ничего нельзя. Преимущество — ниже ве­роятность сбоев в условиях внешней радиации, т.к. для конфигурации используются перемычки, а не полупроводниковые структуры ячеек SRAM-памяти.

Рынок современных высокопроизводительных микросхем FPGA определяется весьма специфиче­ской структурой сфер потребления. Это обусловле­но как стоимостью микросхем, так и особенностями их использования в серийном производстве, и осо­бенностями процесса проектирования цифровых систем на их базе. Львиная доля (более 40%) — это сектор телекоммуникаций. Примерно те же 40% в суммарном исчислении приходится на оборудова­ние для гражданской авиации, военное оборудова­ние и системы промышленного назначения. Остав­шиеся, около 20%, — это автомобильная промыш­ленность, устройства обработки данных (аппарат­но-программные акселераторы для рабочих стан­ций) и медленно, но постоянно растущий сегмент массовой бытовой электроники.

GOWIN SEMICONDUCTOR CORP.

Штаб-квартира основанной в 2014 году компа­нии GOWIN Semiconductor Corp. располагается в Китайской Народной Республике. Кроме того, под­разделения компании, занимающиеся исследова­ниями и разработками микросхем, размещены в США и Гонконге. Компания GOWIN сотрудничает с ведущими мировыми корпорациями, работающими в сфере программируемой логики. Компания пред­лагает на рынке микросхемы FPGA, ПО для разра­ботки IP-ядер, варианты эталонных дизайнов, а так­же комплекты для разработки. Микросхемы FPGA компании используются в промышленных системах, телекоммуникационных сетях, а также в изделиях для массового потребительского рынка, медицин­ского и автомобильного оборудования.

Микросхемы компании выпускаются крупней­шим расположенным на Тайване мировым произво­дителем полупроводниковых приборов — TSMC (Tai­wan Semiconductor Manufacturing Company) с ис­пользованием технологических норм 55 нм.

Компания появилась на рынке FPGA сравнитель­но недавно, однако демонстрирует высокую динамику роста продаж и перспективы развития своих продуктов, ориентированных на применение в раз­личных областях радиоэлектроники, автомобиль­ной индустрии, системах видеонаблюдения, высо­коскоростных интерфейсах обмена данными, теле­коммуникационном оборудовании, обороне и кос­мосе.

Стремительный рост продаж аналитики связы­вают с запретом американским фирмам продавать компоненты известному производителю телеком­муникационного оборудования и мобильных теле­фонов в Китае — компании ZTE — вследствии нару­шения ею санкций США в отношении Ирана и Се­верной Кореи. Это послужило хорошим стимулом для роста выпуска высокопроизводительных ИМС китайских производителей, а также развития на­учных исследований и разработок с целью умень­шения зависимости от Запада.

По оценкам специалистов компании GOWIN, произведенные по технологии 55 нм микросхемы FPGA могут конкурировать с существующими на рынке кристаллами FPGA низкой и средней степени интеграции других производителей.

Хотя на web-сайте компании сведений нет, но из сообщений некоторых новостных агентств следует, что компания планирует выпуск нового семейства GW3AT-100 с использованием технологических норм 28 нм [9]. В этих микросхемах будет поддер­живаться интерфейс PCI-e 2.0/5 Гбит/с (x1, x2, x4, x8), а также другие высокоскоростные протоколы обмена данными (XAUI/3.125 Гбит/с, RXAUI/6.25 Гбит/с и CEI-6G/6.25 Гбит). Типичные области при­менения микросхем GW3AT — беспроводные базо­вые станции Microcell, машинное зрение, робото­техника, вычислительные устройства с параллель­ными вычислениями и пр. Предполагается, что мик­росхемы GW3AT могут быть ориентированы на ры­нок приложений, в которых применяются некоторые из модификаций FPGA Kintex-7 (Xilinx).

В настоящее время компания предлагает два се­мейства микросхем FPGA: Arora (GW2A/AR) и ииіеВее (GW1N).

FPGA ARORA

GW2A — классические изготавливаемые по тех­нологическим нормам 55 нм микросхемы FPGA, со­держащие до 55 тыс. четырехвходовых таблиц ис­тинности LUT4 (Look-Up Table). Основные характе­ристики микросхем FPGA семейства Arora приведе­ны в табл. 1. Структура микросхем GW2AR-18 при­ведена на рис. 2.

Рис. 2. Структура микросхем GW2AR-18

Отличительная особенность — наличие встроенных блоков высокоскоростной дина­мической SDR SDRAM/DDR SDRAM и псевдостати- ческой памяти типа PSRAM (Pseudo-Static RAM) объемом до 128 Мбит. Тип и объем памяти зависят от модификации, определяемой типоразмером корпуса. Микросхема GW2AR, которая является ба­зовой в семействе Arora, не содержит памяти этих типов. Параметры встроенных блоков памяти приведены в табл. 2. В FPGA семейства Arora для хране­ния информации о конфигурации используется па­мять типа S-SRAM. В качестве внешней памяти для загрузки FPGA можно использовать любые стан­дартные микросхемы Serial Flash.

Таблица. 1. Характеристики микросхем FPGA семейства Arora

Таблица. 2. Параметры встроенных блоков памяти

Конфигурируемый функциональный блок (con­figurable function unit — CFU) является базовым бло­ком для микросхем FPGA семейства Arora и LittleBeo (рис. 3). Каждый блок CFU состоит из конфигурируе­мого логического блока (configurable logic unit — CLU) и настраиваемого маршрутизатора (configurable routing unit — CRU), обеспечивающего соединения входа, выхода, а также блоков, содержащихся в CFU. В каждом блоке CLU имеется четыре конфигу­рируемые логические ячейки (configurable logic slices — CLS), в состав которых входит таблица ис­тинности (LUT) и триггер (рис. 3.).

Рис. 3. Структура конфигурируемого логического блока

Порты ввода/вывода в микросхемах серии GW2A расположены по периферии кристалла в блоках (рис. 4), называемых банками (IQBank0…IQBank7). Каждый их банков I/O содержит вывод (VCCO) для подключения напряжения питания (3.3, 2.5, 1.8, 1.5 или 1.2 В).

Рис. 4. Структура банков ввода/вывода

В микросхемах FPGA компании Intel, например, серий Cyclone II, Cyclone III, Cyclone IV E, Cyclone 10 LP или ECP5U (Lattice) можно найти модификации микросхем с числом логических элементов до 55 тыс., однако едва ли можно полагать, что микросхемы се­мейства GW2A являются их аналогами или предна­значены для их непосредственной замены.

FPGA LITTLEBEE

Микросхемы FPGA (GW1N) семейства LittleBee изготавливаются на основе техпроцесса с про­ектными нормами 55 нм и содержат до 9 тыс. LUT, а также встроенный массив памяти типа флэш объе­мом до 128 Кбайт, в которой может храниться кон­фигурация структуры логических ячеек микросхемы. Кроме того, FPGA семейства LittleBeo в зависимо­сти от модификации могут содержать массив дина­мической памяти типа SDR SDRAM, АЦП, модуль Bluetooth LE, криптографический модуль, а также встроенную аппаратную микропроцессорную си­стему на базе 32-разрядного процессорного ядра ARM Cortex-M3 (в отличие от ряда микросхем FPGA компаний Intel и Xilinx, в которых используется бо­лее «громоздкое» и мощное ядро ARM Cortex-A9).

Основные характеристики микросхем GW1NS семейства LittleBeo даны в табл. 3. Структура мик­росхемы GW1NS-2C приведена на рис. 5. Пользова­тельская флэш-память объемом 128 Кбайт (GW1NS-2C/2) или 32 Кбайт (GW1NS-4C/4) может использоваться в качестве программной памяти процессора Cortex-M3 или в качестве энергонеза­висимой памяти для хранения пользовательских данных, а кроме того, в микросхемах GW1NS-2C/2 для сохранения кода конфигурации в режиме DUAL BOOT. В таком случае, после включения напряжения питания код конфигурации загружается из встроен­ной флэш-памяти в память типа SRAM — т.н. режим «быстрого старта».

Таблица 3. Основные характеристики микросхем GW1NS семейства LittleBeе

Рис. 5. Структура микросхемы GW1NS-2C

Продолжительность загрузки — несколько мс. Массив памяти объемом 128 Кбайт разбит на 256 страниц. Шина данных — 32-разряда. Время операции считывания — 30 нс, записи — 30 мкс, длительность стирания страницы — 2 мс. Мини­мальное число циклов стирания/записи — 100 тыс., ориентировочное время хранения данных — 10 лет.

Микропроцессорная система, кроме процес­сорного ядра ARM Cortex-M3, содержит два универ­сальных таймера (Timer0/Timer1), а также стороже­вой таймер (watchdog). Кроме того, имеется два модуля UART. В микропроцессорной системе благо­даря контроллеру прерываний обеспечивается мо­ниторинг сигналов прерываний на линиях ввода/вы- вода (GPIO), а также от интерфейсных модулей (UART0, UART1) и таймеров.

Частота выборки 8-канального АЦП последова­тельного приближения — 1 МГц. Интегральная нели­нейность — менее единицы младшего разряда, диф­ференциальная — 0.5 младшего разряда. Динамиче­ский диапазон (Spurious-Free Dynamic Range — SFDR) — более 81 дБ, отношение сигнал/шум (Signal-to-noise and distortion ratio — SINAD) — более 62 дБ.

Отличительная особенность микросхем GW1NZ (табл. 4, 5) — ультранизкая потребляемая статиче­ская мощность. При напряжении питания ядра 0.9 В статическая потребляемая мощность микросхемы GW1NZ-ZV — всего 28 мкВт, что более чем в 2.4 раза ниже по сравнению с предлагаемыми конкурентами микросхемами FPGA с флэш-памятью. Структура микросхемы GW1NZ приведена на рис. 6.

Таблица. 4. Характеристики микросхем GW1NZ семейства LittleBeе

Таблица. 5. Типы корпусов микросхем GW1NZ-1

Рис. 6. Структура микросхемы GW1NZ

FPGA с низким уровнем энергопотребления имеют явное преимущество в сравнении с микро­контроллерами для тех приложений, в которых тре­буется постоянный мониторинг состояния перифе­рийных устройств в системе. В микроконтроллерах для обеспечения мониторинга необходима посто­янная работа процессора. И хотя, чтобы уменьшить динамическое энергопотребление, тактовую частоту в ряде случаев можно снизить, тем не менее, уро­вень энергопотребления микроконтроллера и в та­ком случае все еще остается довольно высоким. В качестве альтернативы, если статическая потреб­ляемая мощность FPGA низка, то для выполнения процедуры мониторинга его логическая структура может быть оптимизирована, что позволит в ре­зультате уменьшить суммарную потребляемую мощность.

Это особенно важно для таких приложений как loT (Internet of Things — интернет вещей) и других «постоянно включенных» приложений, поскольку для них крайне важен низкий уровень энергопо­требления в процессе непрерывного мониторинга состояния устройства.

Основные параметры микросхем FPGA (GW1NR) семейства LittleBeе приведены в табл. 6, 7. Их от­личительная особенность — наличие большого объема динамической памяти. Память SDR SDRAM работает с тактовой частотой 200/166/143 МГц (время доступа 4.5 нс), шина данных 16 разрядов, напряжение питания 3.3 В, интерфейс LVTTL. Струк­тура микросхемы GW1NR приведена на рис. 7.

Таблица. 6. Характеристики микросхем GW1NR семейства LittleBeе

Таблица. 7. Типы корпусов микросхем GW1NR

Рис. 7. Структура микросхемы GW1NR

Особенность микросхем GW1NSR (табл. 8) — на­личие микропроцессорной системы на базе ARM Cortex-M3, АЦП, контроллера USB 2.0 PHY, массива программируемой логики, а также дополнительного  комбинированного блока ОЗУ HyperRAM/PSRAM объемом до 64 Мбит и блока памяти типа NOR- флэш (32 Мбит), которую можно использовать для хранения программного кода Cortex-M3 (рис. 8).

Таблица. 8. Характеристики микросхем GW1NSR семейства LittleBeе

Рис. 8. Структура микросхемы GW1NSR

В режиме PSRAM поддерживается обмен данны­ми по 8-разрядной шине данных с использованием спецификации DDR (Double Data Rate) с тактовой частотой 166 МГц. Напряжение питания — 1.8 В.

В режиме HyperRAM тактовая частота состав­ляет 200 МГц, шина данных — 8 разрядов, интер­фейс — DDR. Напряжение питания — 1.7…2.0 В или 2.7…3.6 В. HyperRAM — это высокоскоростная дина­мическая память с интерфейсом HyperBUS. По сути, для внешнего контроллера это псевдостатиче- ская память (PSRAM).

Для обмена данными с блоком памяти типа NOR-флэш объемом 32 Мбит используется интер­фейс SPI/Dual SPI/Quad SPI/QPI. Тактовая частота — 120 МГц. Время стирания сектора данных — 90 мс, всего блока — 20 с. Минимальное число циклов стирания/записи — 100 тыс., ориентировочное время хранения данных — 20 лет.

Микросхемы серии GW1NSE, кроме массива программируемой логики, содержат аппаратное процессорное ядро ARM Cortex-M3 и специализи­рованный криптографический блок.

Микросхема GW1NRF-4B (рис. 9) — изготовлен­ная в одном корпусе типа QFN-48 (размерами всего 6×6 мм) система на кристалле, содержащая:

• конфигурируемые функциональные блоки CFU, в состав которых входит 6 тыс. LUT4
• оптимизированный по уровню потребляемой мощности 32-разрядный микропроцессор ARC (Synopsys)
• приемопередатчик Bluetooth 5.0 Low Energy (Bluetooth LE).

Рис. 9. Структура системы на кристалле GW1NRF

Области применения — беспроводное радио, беспроводные датчики, аудио и видео приложения, устройства IoT и другие портативные устройства, использующие интерфейс Bluetooth LE. В микро­схеме GW1NRF-4B содержится блок управления, обеспечивающий различные энергосберегающие режимы работы, в том числе, возможность полного отключения устройства, что позволяет снизить ток потребления до 5 нА. Как правило, Bluetooth-прило­жения работают от автономных элементов питания, в связи с чем остро стоит проблема энергосбере­жения. Возможные варианты применения микро­схемы GW1NRF-4B приведены на рис. 10.

Рис. 10.  Варианты применения GW1NRF

Ориентировочно микросхемы семейства GW1N можно рассматривать в качестве альтернативы FPGA MAX10 (Intel), а также iCE40, MachXO2 и MachXO3 (Lattice).

СРЕДСТВА РАЗРАБОТКИ

САПР GOWIN EDA для разработки проектов с ис­пользованием микросхем FPGA компании GOWIN, как и документацию на продукты компании, можно загрузить после регистрации с web-сайта компа­нии. Для работы с САПР требуется лицензионный файл (бесплатный), который предоставляется по запросу на web-сайте компании. Среда разработки содержит все необходимые для процесса проекти­рования этапы (от собственно описания проекта до аппаратной внутрисхемной отладки). Компания предлагает также IP-ядра (контроллеры внешней памяти, контроллер CAN и Ethernet, процессорные ядра ARM Cortex-M1, RISC-V и др.), а также разно­образные аппаратные модули, которые можно ис­пользовать в процессе разработки пользователь­ских проектов (рис. 11), с подробным описанием которых можно ознакомиться на web-сайте компа­нии GOWIN Semiconductor.

Рис. 11. Плата DK-START-GW2AR18 и DK-START-GW1NR9

Более полную информацию о продукции фирмы GOWIN Semiconductor можно найти на web-сайте https://gowinsemi.com.

ЛИТЕРАТУРА

• World High-End FPGA market: comprehensive study explores huge growth by
• ‘Made in China 2025’: the Guangzhou start-up aiming big in semiconductors.
• GW1NS series of FPGA Products Data Sheet.
• GW1NSER series of Secure FPGA Products Datasheet.
• GW2A series of FPGA Products Data Sheet.
• GW2AR series of FPGA Products Data Sheet.
• DK-START-GW2AR18 User Guide.
• Wireless Edge Connectivity with Bluetooth Inte­grated FPGAs White Paper.
• http://www.mat7lab.com/m/news.asp?id=386.