Програма моделювання аналогових та цифрових пристроїв QSPICE, частина 4

У статті наведена коротка інформація про циф­рові та аналого-цифрові елементи та правила роботи з ними у безкоштовній програмі моделю­вання аналогових та цифрових пристроїв QSPICE від компанії Qorvo.

В. Макаренко

У четвертій частині статті розглянемо бібліотеки цифрових елементів QSPICE та приклади їх викори­стання. Цифрові елементи відносяться типу при­строїв Ґ . Хоча основне призначення програми QSPICE – це моделювання аналогових пристроїв різного призначення та пристроїв для перетворення енергії, у ній є можливість використати моделі най­простіших цифрових елементів та пристроїв. Окрім цього програма містить декілька елементів для мо­делювання аналого-цифрових схем. Перелік до­ступних елементів наведений нижче.

Цифрові та аналого-цифрові елементи програми QSPICE:

• INV – інвертор
• AND- логічний елемент І (від 2 до 5 входів, з ін­версією та без інверсії, з одним або протифазними виходами)
• OR- логічний елемент АБО (від 2 до 4 входів, з інверсією та без інверсії, з одним або протифазни- ми виходами)
• XOR- сума за модулем 2 (логічний елемент ви­ключне АБО, від 2 до 4 входів, з інверсією та без ін­версії, з одним або протифазними виходами)
• BUF- буферний елемент без ынверсыъ та бу­ферний каскад з парафазними виходами
• Tri-stateBufferw/ ComplementaryOutputs- бу­ферний елемент з трьома станами та парафазними виходами
• SR-FLOP – тригер типу RS
• T-FLOP- тригер типу Т (лічильний тригер)
• D-FLOP – тригер типу D
• JK-FLOP – тригер типу JK
• Compares the Word X with Word Y – цифровий компаратор 16-розрядних кодів
• DeMuktiplecsor – демультиплексор 4O16
• 16 to 1 Multiplexer – мультеплексор 16О1
• EXTOSC – генератор, з частотою запрограмо­ваною зовнішнім резистором
• HMITT – тригер Шмітта
• MONOSTABLE – одновібратор з повторним за­пуском
• DAC- 8-розрядний цифро-аналоговий пере­творювач.

Як випливає з цього переліку у складі бібліотек відсутні лічильники, регістри, суматори кодів та інші логічні елементи, що мають більш складну структу­ру. До того ж, всі елементі мають позначення у стан­дарті ANSI (Американського інституту стандартів), що ще додає незручностей. Окрім того, до кожного елементі необхідно підводити напругу живлення, в той час коли у програмах моделювання Orcad, Altium Designer, Multitsim достатньо розмістити значок на­пруги живлення на робочому аркуші і всі елементи автоматично отримують живлення.

Перелічені особливості складу бібліотек та вста­новлення параметрів логічних елементів свідчать про те, що програма орієнована на моделювання аналогових та імпульсни схем. А цифрові схеми мо­жуть біти використані для формування невеликих вузлів (наприклад, для управління силовими ключа­ми).

Параметри логічних елементів задаються з вико­ристанням синтаксису:

¥nnn VDD VSS Q Q A B C D E ¥ ¥ ¥ ¥ ¥ ¥ ¥ AND ,

де:

• VDD – позитивна напруга живлення
• VSS – від’ємна напруга живлення
• Q – Q = A-B-C-D-E
• Q – інверсний вихід
• INSTANCE PARAMETERS – параметри при­строю.

Instance Parameters логічного елементу:

• CAPVDD – ємність між виходом та проводом живлення Vdd(по замовчуванню 0 Ф)
• CAPVDD- ємність між виходом та проводом живлення Vss(по замовчуванню 0 Ф)
• IC – початковий стан мікросхеми
• M- кількість паралельних пристроїв (по замов­чуванню 1)
• REF- пороговий рівень (по замовчуванню (Vdd+ Vss)/2
• RSRC- опір між Vddі виходом при низькому рівні вихідного сигналу (він же ROUTпо замовчуван­ню 100 Ом)
• RSINK- опір між Vssпри високому рівні вихід­ного сигналу (по замовчуванню дорівнює RSRC)
• TD- затримка (вона ж TD1 по замовчуванню 0)
• TD2 – асиметрична затримка (по замовчуван­ню дорівнює TD)
• TEMP- температура корпусу мікросхеми (по замовчуванню 27 °С)
• TFALL- час спаду (по замовчуванню 0 с)
• TRISE- час наростання (по замовчуванню 0 с)
• TTOL- допуск за часом (по замовчуванню до­рівнює 1 мкс)
• UVLO- мінімальна напруга Vdd-Vssдля роботи (по замовчуванню 0 В)
• ZMULT- помножувач повного опору при змі­щенні наполовину (по замовчуванню 1).

На рис. 1 наведена модель для ілюстрації роботи логічного елементу І з чотирма входами.

Рис. 1. Модель для ілюстрації роботи логічного елементу І з чотирма входами

В параметрах вхідних сигналів, формуємих гене­раторами V1…V4, тривалість фронту і спаду вста­новлені по 10 нс, а тривалість фронту і спаду логіч­ного елемента TD задана рівною 25 нс. Часові діа­грами вхідних та вихідних сигналів логічного еле­менту І наведені на рис. 2.

Рис. 2. Часові діаграми вхідних та вихідних сиг- налів логічного елементу І

По замовчуванню тривалість затримки (а фак­тично і тривалість фронту та спаду) логічного елементу дорівнює 0, що відповідає ідеальній моделі. Тому необхідно кожного разу встановлювати як міні­мум параметр TD. Для його задання необхідно роз­містити курсор миші на зображенні логічного еле­менту і натиснути праву кнопку миші. У випадаючо­му меню (рис. 3) обрати пункт Add New Attribute і вписати значення TD, як показано на рис. 1.

Рис. 3. Випадаюче меню з параметрами логічного елементу ¥1

Розглянемо особливості Т-тригера (рис. 4) про­грами QSPICE.

Рис. 4. Схема підключення тригера T-FLOP

Як випливає з рис. 4, це тригер RST зі входом дозволу роботи Т. Вхід PRE відповідає входу S (встановлення у “1”), а вхід CLR – входу R (встановлення у “0”). Для роботи тригера у режимі ділення частоти на 2 необхідно на вхід Т подати рі­вень логічної “1”. Якщо на вході Т встановити “)”, то на виході Q встановлюється постійний рівень 5 В, а на інверсному виході – 0. Часові діаграми сигналів на вході та виході тригера наведені на рис. 5.

Рис. 5. Часові діаграми сигналів на вході та виході тригера

Використовуючи вхід мо;на формувати послідовності імпульсів з заданими часовими інтервалами. На рис. 6 наведена модель для ілюстрації роботи Т- тригера в режимі управління, а часові діаграми сиг­налів на входах та виході тригера – на рис. 7.

Рис. 6. Модель для ілюстрації роботи Т-триге- ра в режимі управління

Рис. 7. Часові діаграми сигналів на входах та виході тригера в режимі управління

Розглянемо приклад використання ЦАП.

На рис. 8 наведена модель з використання 4-х розрядів вхідного коду, що формується генераторами імпульсів.

Рис. 8. Модель для ілюстрації роботи цифро-аналогового перетворювача

Напругу живлення та опорну формує генератор V6. Входи молодших розрядів підключені до загального проводу. На виході повинна формуватися східчаста на­пруга, що і підтверджують діаграми вихідного сигналу на рис. 9.

Рис. 9. Часова діаграма сигналу на виході ЦАП при постійній опорній напрузі

Для перевірки здатності ЦАП працювати з двопо- лярною опорною напругою використано модель наве­дену на рис. 10.

Рис. 10. Модель для перевірки роботи ЦАП з двополярною опорною напругою

Рис. 11. часова діаграма сигналу на виході ЦАП що працює в режимі цифрового потенціометра

Замість постійної напруги на вхід Ref подано сину­соїдальний сигнал від генератора V7. На рис. 11 наве­дена часова діаграма сигналу на виході ЦАП, який в та­кому режимі виконує функцію цифрового потенціомет­ра, що управляється 4-розрядним кодом. Тобто це мо­дель перемножуючого ЦАП.

Більш детальну інформацію і приклади можна знайти на сайті компанії Qorvo , де є посилання як на власні ресурси, так і на зовнішні статті.

ЛІТЕРАТУРА

• https://www.qorvo.com/design-hub/blog/spici- er-spice-free-fast-circuit-simulation-for-mixed-ana- log-and-digital
• https://www.qorvo.com/design-hub/design- tools/interactive/qspice