Плис FPGA в аппаратуре связи стандарта LTE

Разработанные компанией Xilinx кодер и де­кодер сигналов стандарта LTE позволят ус­корить разработку подсистем первого (физи­ческого) уровня модели OSI для архитектуры этого стандарта. Они могут быть ис­пользованы при разработке систем беспроводной связи четвертого поко­ления, отличающихся высокой произво­дительностью и малыми задержками.

А. Мельниченко

При создании аппаратуры для базовых станций мобильной связи наибольшую слож­ность представляет функция обработки сигна­ла в основной полосе частот (baseband). Тем не менее, при ее реализации открываются широ­кие возможности внедрения новшеств. Поэто­му не вызывает удивления то, что выбор спосо­ба обработки этого сигнала стал главным отли­чительным признаком в аппаратуре разных производителей.

Конкуренция в разработке архитектуры ка­нала обработки сигнала обострилась с тех пор, как выяснилось, что многие из методов, ис­пользованных в системах второго и третьего поколений, неприменимы для достижения не­обходимой производительности и минимиза­ции задержки, соответствующих стандартам беспроводной технологии связи 3GPP LTE чет­вертого поколения. Необходимо было найти новые решения, которые при существенном увеличении числа операций в единицу време­ни позволили бы значительно уменьшить за­держки, возникающие при передаче сигнала. Следовало учесть также требование сокраще­ния производственных и эксплуатационных затрат. Схематически комплекс факторов, ко­торые должны учитывать разработчики, пока­зан на рис. 1.

Рис. 1. Факторы, учитываемые при разработке систем 3GPP LTE

Ключевым звеном в развитии беспроводной связи явились достижения технологии изго­товления ИМС, благодаря которой наиболее сложные алгоритмы обработки были реализованы в специализированных микросхемах. Примером может служить метод итеративной коррекции ошибок в сетях третьего поколе­ния, путь которого от открытия до создания коммерческого продукта был пройден менее чем за 10 лет. Темп внедрения инноваций ус­корился с появлением технологии MIMO, поз­волившей увеличить скорость передачи путем разбиения потока данных между независимы­ми приемопередатчиками, работающими на одной и той же частоте.

Однако с появлением беспроводных сетей четвертого поколения возможности традици­онной архитектуры, построенной на основе сигнальных процессоров, оказались исчерпан­ными. Это объясняется тем, что при привыч­ном разделении функций между FPGA и DSP основным фактором, ограничивающим произ­водительность, являются затраты времени на пересылку большого объема данных от одной микросхемы к другой.

Одно из решений, позволяющих повысить скорость обработки сигналов, заключается в упрощении аппаратуры путем исключения из­быточных операций обмена данными.

Рассмотрим типовую систему обработки LTE-сигнала (рис. 2), в которой FPGA исполь­зуется в качестве сопроцессора, предназначен­ного для разгрузки DSP от операций ускорен­ного декодирования. При анализе эффектив­ности такого взаимодействия обнаружилось, что более 20% времени обработки расходуется на пересылку данных от DSP к FPGA и обрат­но. Если к тому же учесть возможность переда­чи данных с использованием модуляции более высокого порядка, такой как 64QAM, и добав­лением двух кодовых слов MIMO (при ширине полосы частот LTE-сигнала 20 МГц), то ситуа­ция окажется еще хуже.

Рис. 2. Пересылка данных между функциональными блоками на основе FPGA (синие) и DSP (серые) в типовой системе обработки LTE-сигнала

Одним из способов ускорения пересылки данных может быть повышение пропускной способности системы путем увеличения числа быстродействующих приемопередатчиков. Не отрицая принципиальной возможности этого пути, следует отметить, что он приведет к не­нужному усложнению схемы и излишнему расходу энергии при пересылке данных.

Однако существует более оптимальное ре­шение. Если сосредоточить выполнение боль­шинства функций обработки baseband-сигнала в FPGA, можно исключить ненужные затраты времени и увеличить тем самым производи­тельность системы, уменьшив время ожидания и потребляемую мощность. Это позволит повысить надежность системы, а также сни­зить ее стоимость и затраты на обслуживание.

При таком подходе DSP можно вообще не применять, хотя, если необходимо, они могут быть использованы для выполнения функций, не требующих большого быстродействия. Вся обработка baseband-сигнала может быть реа­лизована с помощью FPGA, а функции более высокого уровня, такие как управление досту­пом к среде передачи данных и автоматичес­кий повтор запросов, можно возложить на не­дорогой процессор общего назначения или се­тевой процессор. Применение FPGA позволяет объединить все высокоскоростные функции в одной микросхеме, оптимальным образом ре­шив проблемы сокращения задержек и повы­шения производительности без расширения полосы частот канала связи.

Компания Xilinx выпустила новые продукты LogiCORE — кодер и декодер LTE, предназначен­ные для обработки baseband-сигнала в базовых станциях стандарта 3GPP rel8 E-UTRA eNB. Они соответствуют спецификациям 3GPP TS 36.211 v8.2.0 и TS 36.212 v8.2.0 и поддержи­вают различные способы передачи сигнала в полосе пропускания до 20 МГц с нормальным и коротким циклическим префиксом, модуля­цией 64QAM и двумя кодовыми словами MIMO. Они могут также быть использованы при передаче данных способом частотного (FDD) и временного (TDD) разделения каналов путем преобразования их в форму, удобную для дальнейшей обработки в аппаратуре стан­дарта TD-SCDMA и его модификаций.

Кодер и декодер поставляются как автоном­ные параметризируемые блоки, которые могут быть легко включены в проект заказчика с по­мощью генератора логических ядер “CORE Generator”. Для их поддержки выпускается большой набор тестовых программ.

Новые продукты LogiCORE позволяют реа­лизовать большинство функций обработки baseband-сигнала на единой платформе. Их применение позволит инженерам, не имею­щим достаточного опыта работы с FPGA, уде­лить больше внимания общим вопросам проек­тирования систем и сократить затраты време­ни на их разработку.

ЗАКЛЮЧЕНИЕ

Возможность более быстрой установки сое­динения и уменьшения задержек – ключевое требование технологии LTE. Со временем мно­гие компании, поддерживающие традицион­ное разделение между DSP и FPGA, поймут, что, сосредоточив все основные функции в FPGA, можно исключить затраты времени и средств на пересылку данных между отдель­ными микросхемами.

Для разработчиков, стремящихся к поиску новаторских решений, возможность построе­ния систем на основе FPGA станет теперь нам­ного более реальной. Те же, кто останется на прежних позициях, вряд ли смогут создать конкурентоспособную систему.